消息称联发科出于成本 / 产能推迟引入 2nm，今年末天玑 9500 芯片采用台积电 N3P 工艺

最新 1 月 5 日消息，外媒 SamMobile 发文，透露联发科已逐步将重心移向开发下一代天玑 9500 芯片，相关芯片将于今年末至明年初亮相。

最初联发科计划相关芯片采用台积电 2nm 工艺制造，但考虑到相关工艺价格高昂，且苹果同样将在 M5 系列芯片中引入相关工艺占用产能，因此联发科出于成本和产能考虑，选择 N3P 工艺制造天玑 9500。

据介绍，台积电的 2nm 工艺引入了一种新的晶体管结构 —— 环绕栅极（最新注：Gate-All-Around, GAA）。GAA 晶体管通过垂直排列的水平纳米片，在四个侧面包围通道，而前代的鳍式场效应晶体管（FinFET）仅能覆盖三面。GAA 晶体管具有更低的漏电率和更高的驱动电流，从而提升了性能。

而如今天玑 9500 将采用 N3P 工艺，虽然 N3P 的能效可能不如台积电新一代 2nm 制程节点，但仍然比天玑 9400 使用的 N3E 有所改进，具体来说，天玑 9500 据称将包括两个 Arm Cortex-X930 超大核和六个 Arm Cortex-A730 大核，频率将超过 4GHz，并支持可扩展矩阵扩展（SME）。