最新8月31日消息，新思科技近日宣布推出HBM5验证IP解决方案，帮助芯片设计团队在硅片可用之前即可验证下一代AI加速器、GPU和HPC平台的内存子系统。

HBM5相比HBM4实现了约4倍的每引脚数据速率提升。HBM4每引脚速率约为8 Gb/s，采用DDR（双倍数据速率）信令；而HBM5通过向QDR（四倍数据速率）信令的转变，每引脚速率最高可达32 Gb/s。这一提升使每个HBM5堆栈的峰值带宽逼近8 TB/s。

在架构层面，HBM5每个器件最高支持32个通道和64个伪通道，每个伪通道提供独立的32位DQ路径、256位预取及2 KB页面。HBM5 采用双命令接口，通过半独立的行/列命令总线提高命令并发性和内存利用率。

为确保高速信号传输的稳定性，HBM5引入了系统性的先进训练机制，涵盖正交偏斜调节器偏斜调整、接收器偏移校准等，确保高速信令的稳健性。

同时，新思科技HBM5验证IP基于原生SystemVerilog UVM架构构建，提供全面的协议验证、功能覆盖率、检查器基础设施和先进调试能力。

该解决方案可验证QDR信令协议、双命令接口、64个伪通道的协议逻辑，以及训练序列、ECC、奇偶校验、CRC、自修复和通道修复等机制。

验证IP还集成了Verdi Protocol Analyzer调试解决方案和Verdi Performance Analyzer，可在ZeBu仿真和HAPS原型验证平台上运行。

新思科技正与早期客户合作，增强标准架构并纳入最新规范功能。HBM5将率先应用于对极高内存带宽有严苛需求的AI加速器、先进GPU和高性能计算平台。