最新7月22日消息，NVIDIA公布了旗下Vera CPU的全新架构细节，包括自研Olympus核心的内部设计以及整颗处理器的互连规格。

据介绍，Vera在单颗计算芯片上集成了88个Olympus核心，支持176个硬件线程，配备164MB统一L3缓存。

每个Olympus核心采用宽前端设计，集成神经分支预测器，每周期最多可取16条指令，解码队列容量为48条指令，解码器宽度达到10路，每周期可处理10条融合指令。

核心中段的重命名、分配和提交单元同样为每周期10条微操作，还引入了内存重命名、值预测和移动消除等技术来减少依赖性停顿。执行引擎涵盖整数、分支、向量、浮点、加密和专用加载/存储资源。

缓存方面，每个核心配备64KB四路组相联L1指令缓存和96KB六路组相联L1数据缓存，L2缓存为2MB八路组相联设计。NVIDIA还加入了多种硬件预取机制，其中包括一个专门针对指针密集型数据结构和图处理负载的图预取器。

Vera还采用NVIDIA空间多线程技术，每个Olympus核心提供两个硬件线程。NVIDIA表示该设计可以在两个线程之间分区核心资源，相比传统同步多线程减少资源争用，一个核心可以优先运行对性能敏感的线程，同时由第二个线程处理系统和管理类任务。

互连方面，Vera通过第二代NVIDIA可扩展一致性总线连接核心、缓存、内存控制器和I/O。核间带宽最高达3.4TB/s，SOCAMM2 LPDDR5X内存带宽为1.2TB/s，单CPU最大支持1.5TB内存容量。

Vera还支持1.8TB/s的NVLink-C2C接口、PCIe Gen 6和CXL 3.1，双路系统提供176条PCIe通道，采用双节点NUMA架构，每个插槽对应一个NUMA域。

NVIDIA声称Vera在特定Agent负载下性能最高可达x86系统的1.8倍，该数据基于NVIDIA内部2026年7月的SPEC CPU 2026测试，目前尚未经过独立验证。